PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43) Date of publication of application: 22.06.2001

(51)Int.CI.

H01L 21/8247

H01L 29/788 H01L 29/792

H01L 27/115

BEST AVAILABLE COPY

(21)Application number: 11-361877

(71)Applicant: SONY CORP

(22)Date of filing:

20.12.1999

(72)Inventor: FUJIWARA ICHIRO

(30)Priority

Priority number: 11277642

Priority date: 29.09.1999


Priority country: JP

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND ITS DRIVING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance a write speed, keeping an operation voltage low, in a MONOS-type memory transistor.

SOLUTION: This device is equipped with a substrate 1, a channel formation region 1a for a semiconductor provided at the surface of the substrate, first and second impurity regions 2 and 4 made at the surface of the substrate with the channel formation region 1a inbetween, a gate insulating film 6 including within a charge accumulating means (carrier trap) dispersed in the direction of interior of the face opposed to the channel formation area 1a and the direction of film thickness, and a gate electrode 8 provided on the gate insulating film 6. Charge is accelerated in the vertical direction to the substrate such as substrate hot electron, secondary collision ionized hot electron, or the like, or a step 1b is made at the surface of the channel formation region 1a. As a result, the charge accumulating means comes to be positioned in the direction of charge accumulation, and implantation efficiency rises.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

출력 일자: 2004/11/30

발송번호: 9-5-2004-050573381 수신:

발송일자 : 2004.11.29

제출기일: 2005.01.29

수신 : 서울 강남구 역삼동 827-25 3층 (고려국

제특허법률사무소)

임창현 귀하

135-080

특허청 의견제출통지서

출원인

명칭 삼성전자주식회사 (출원인코드: 119981042713)

주소 경기도 수원시 영통구 매탄동 416

대리인

성명 임창현 외 1명

주소 서울 강남구 역삼동 827-25 3층 (고려국제특허법률사무소)

출원번호

10-2003-0008789

발명의 명칭

비휘발성 소노스 메모리 소자 및 그 제조방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장 승인통지는 하지 않습니다.)

[이 유]

이 출원의 특허청구범위 제1-17항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제2항의 규정에 의하여 특허를 받을 수 없습니다.

1. 청구항 제1-4항의 계단형 채널을 갖는 비휘발성 소노스 메모리 소자는 인용발명1(일본공개특허공보 평13-168219호(2001.06.22))의 계단형 채널을 갖는 비휘발성 모노스 메모리 소자 및 인용발명2(미국특허공보 6087230호(2000.07.11))의 계단형 채널을 갖는 비휘발성 반도체 기억장치 등에서 용이하게 발명할 수 있는 것입니다.(특허법 제29조제2항)

2. 청구항 제5-17항의 계단형 패턴을 형성하는 단계, 오엔오 절연막을 형성하는 단계를 갖는 비휘 발성 소노스 메모리 소자의 제조방법은 인용발명1의 계단형 패턴을 형성하는 단계, 오엔오 절연막을 형성하는 단계, 오엔오 절연막을 형성하는 단계를 갖는 비휘발성 모노스 메모리 소자의 제조방법 및 인용발명2의 계단형 패턴을 형성하는 단계, 오엔오 절연막을 형성하는 단계를 갖는 비휘발성 반도체 기억장치 제조방법 등에서용이하게 발명할 수 있는 것입니다.(특허법 제29조제2항)

[천 보]

첨부 1 일본공개특허공보 평13-168219호(2001.06.22) 1부: 첨부2 미국특허공보 6087230호 끝.

2004.11.29

특허청

전기전자심사국

응용소자심사담당관실

심사관 김근모

출력 일자: 2004/11/30

<<안내>>

문의사항이 있으시면 55 042-481-5985 로 문의하시기 바랍니다. 서식 또는 절차에 대하여는 특허고객 콜센터 551544-8080으로 문의하시기 바랍니다.

특허청 직원 모두는 깨끗한 특허행정의 구현율 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다.

▶ 홈페이지(www.kipo.go.kr)내 부조리신고센터

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出數公開番号 特別2001-168219 (P2001-168219A)

(43)公開日 平成13年6月22日(2001.6.22)

(51) Int.CL*	*	数別記号 FI			f-73-ド(参考)	
HO1L	21/8247			HO1L 29/78	371	5 F 0 O 1
. 11012	29/788			27/10	434	5 F 0 8 3
	29/792					5F101
	27/115					

審査請求 未請求 請求項の数40 OL (全 24 頁)

(21)出頭番号 特顯平11-381877

(22)出版日 平成11年12月20日(1999, 12.20)

(31) 優先権主張番号 特額平11-277642

(32) 優先日 平成11年9月29日(1999.9.29)

(33) 優先權主張国 日本 (JP)

(71)出版人 (000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 藤原 一郎

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74) 代理人 100094053

弁理士 佐藤 隆久

最終質に絞く


- 42

(54) [発明の名称] 不揮発性半導体配盤装置およびその駆動方法

(57)【要約】

【課題】MONOS型メモリトランジスタにおいて、動作電圧を低電圧化したまま、書き込み速度を向上させる。

【解決手段】 基版 1 と、基板表面に設けられた半導体のチャネル形成領域 1 e と、チャネル形成領域 1 e を挟んで基板表面に形成された第1,第2不純物領域 2,4 と、チャネル形成領域1 e に対向する面内および映厚方向に離散さがゲート絶縁映ら上、ゲート絶縁映ら上に設けられたゲード電極とを備える。基板ホットエレクトロン、2次衝突電離ホットエレクトロンなど基板と重直方向に電荷を加速させる、あるいは、チャネル形成領域1 eの表面に段差1 bを形成する。その結果、電荷審検手段が電荷加速方向に位置することとなり、注入効率が高れる



【特許請求の範囲】

【請求項 1】基板と

当該基板の表面に設けられた半導体のチャネル形成領域 と

当該チャネル形成領域を挟んで基仮表面に形成され、動作時にソースまたはドレインとなる第1および第2不純 物額ダと

上記チャネル形成領域上に設けられたゲート絶縁関と、 当該ゲート絶縁関上に設けられたゲート電極と、

上記ゲート絶縁膜内で、上記チャネル形成領域に対向した面内および膜厚方向に離散化され、かつ、動作時に電荷が加速される方向に設けられている電荷審様手段とを有する不揮発性半路体記憶装置。

[諸求項 2] 上記電荷審秩手段に注入される電荷がホットエレクトロンであ る諸求項 1に記載の不揮発性半導体記憶装置。

[諸求項 3] 上記電荷の加速が、主に、上記第1不純物 領域と上記ゲート電極との間の垂直電界成分により行わ れる諸求項 1に記載の不揮発性半導体記憶装置。

[請求項 4] 上記電荷審核手段は、動作時に上記電荷が 注入される上記第1不純物領域側の第1領域と、電荷が 注入されない第2領域とを有する諸求項 3に記載の不揮 発性半導体記憶装置。

[請求項 5] 上記電荷審核手段は、上記第2領域を挟んで上記第1領域とチャネル方向に対峙した上記第2不純物領域側の位置に、動作時に電荷が注入される第3領域を有する諸求項 4に記載の不揮発性半導体記憶装置。

【請求項 6】上記電荷審接手段に注入される電荷は、2 次衝突電離により発生したホットエレクトロンである請 求項 3に記載の不揮発性半導体記憶装置。

【請求項 7】上記電荷審終手段に注入される電荷は、上記チャネル形成領域の空乏層内で加速されて発生した基板ホットエレクトロンである請求項 3に記載の不揮発性半導体記憶装置。

[請求項 8] 上記チャネル形成領域の表面に、上記第1 不純物領域を上記第2不純物領域に対して相対的に低く する食業が設けられ

上記電荷の加速が、主に、上記第1および第2不純物領域間の水平電界成分により上記段差の上部側でチャネル形成領域に沿って行われる諸求項 1に記載の不揮発性半域休記性経営。

[請求項 9] 上記段差と上記第1不純物領域との間のケート絶縁既部分を中心に上記電荷審核手段が形成されている請求項 8に記載の不揮発性半導体記憶装置。 [請求項 10] 上記電荷が加速される上記段差上部のチャネル方向の長さが、チャネル内電荷の平均自由行程以下である請求項 8に記載の不揮発性半導体記憶装置。 [請求項 11] 上記電荷が加速される上記段差上部のチャネル方向の長さが、チャネル内電荷が不純物数乱の影響を受けずに走行できる所定距離以下の範囲内に設定さ

れている請求項 8に記載の不揮発性半導体記憶装置。 【請求項 12】上記電荷が加速される上記段差上部のチャネル方向の長さが、50nm以下であ る請求項 8に記載の不揮発性半導体記憶装置。

【請求項 13】前記電荷審議手段は、すくなくとも外部との間で電荷の移動がない場合に、前記チャネル形成領域に対向する面全体としての導電性を持たない請求項 1 に記載の不揮発性半導体記憶装置。

【請求項 14】前記ゲート絶縁膜は、前記チャネル形成 領域上のボトム 絶縁膜と、

当該ボトム 絶縁膜上の室化膜または酸化室化膜とを含む 請求項 13に記載の不揮発性半導体記憶装置。

【請求項 15】前記ゲート絶縁限は、前記チャネル形成 領域上のボトム 絶縁限と、

前記電荷審核手段としてボトム 絶縁膜上に形成され互い に絶縁された小粒径準電体とを含む請求項 13に記載の 不揮発性半導体記憶装置。

【請求項 16】前記小粒径導電体の粒径が10ナノメータ以下である請求項 15に記載の不揮発性半導体記憶装

【請求項 17】 基板と、

当該基板の表面に設けられた半導体のチャネル形成領域

当該チャネル形成領域を挟んで基板表面に形成され、動作時にソースまたはドレインとなる第1および第2不純物領域と、

上記チャネル形成領域上に設けられたゲート絶縁既と、 当該ゲート絶縁既上に設けられたゲート電極と、

上記ゲート絶縁映内で、上記チャネル形成領域に対向し た面内および映厚方向に離散化されている電荷審核手段 とを有し。

上記チャネル形成領域の表面に、上記第1不純物領域を 上記第2不純物領域に対し相対的に低くする段差が設け られている不揮発性半導体記憶装置。

【請求項 18】 基板と、

当該基板の表面に設けられた半導体のチャネル形成領域

当該チャネル形成領域を挟んで基板表面に形成され、動作時にソースまたはドレインとなる第1および第2不純物領域と、

上記チャネル形成領域上に設けられたゲード絶縁膜と、 当該ゲート絶縁膜上に設けられたゲート電極と、 上記ゲート絶縁膜内で、上記チャネル形成領域に対向す る面内および膜厚方向に離散化されている電荷蓋様手段 レタ右し、

上記ゲート電極は、上記チャネル形成領域の上記第1不 純物領域側に、内部に電荷審議手段を有しない第4ゲート ト絶縁膜を介して破層された第1ゲート電極と、 上記チャネル形成領域の上記第2不純物領域側に、内部

1972

に電荷密接手段を有した第2ケート絶縁膜を介して積層

された第2ゲート電極とを含む不揮発性半導体記憶装 電

[請求項 19] 上記第2ゲート電極が、上記第1ゲート 電極の側壁に絶縁膜を介して形成されている請求項 18 に記載の不揮発性半導体記憶装置。

(諸求項 20) 上記チャネル形成領域の表面に、上記第 1不純物領域に対し上記第2不純物領域を相対的に低く する政差を備える諸求項 18に記載の不揮発性半導体記 (接続)

【請求項 21】 基板と、

. 5

-

- 中國報告日本

5 %.

当該基板の表面に設けられた半導体のチャネル形成領域 L

上記チャネル形成領域上に設けられたゲート絶縁関と、 当該ゲート絶縁関上に設けられたゲート電極と、

上記ゲート絶縁膜内で、上記チャネル形成領域に対向す た面内および膜厚方向に離散化されている電荷審核手段とを有する不揮発性半導体記憶装置の駆動方法であっ

動作時に、上記チャネル形成領域または周辺の空乏層内で電荷を加速させ、運動量を保持した状態で上記離散化された電荷審核手段内に注入する不揮発性半導体記憶装置の駆動方法。

【請求項 22】上記加速された電荷を、上記電荷蓄核手段の上記第1不純物領域側の部分に注入する請求項 21 に記載の不揮発性半導体記憶装置の駆動方法。

【請求項 23】上記第1,第2不純物領域に対するバイアス印加条件を逆にして、上記電荷審核手段の上記第2 不純物領域側の部分に注入する請求項 22に記載の不揮発性半導体記憶装置の駆動方法。

【請求項 24】上記電荷の加速開始から注入までの走行 距離が50nm以下である請求項 21に記載の不揮発性 半路体記憶装置の駆動方法。

【請求項 25】上記電荷を、チャネル内でバリスチック に電気伝導させる請求項 21に記載の不揮発性半導体記 筬装置の駆動方法。

【請求項 26】上記電荷の加速と注入を別々のゲート電極により制御する請求項 21に記載の不揮発性半導体記憶装置の駆動方法。

[請求項 27] 上記ゲート電極に印加する電圧の最大値を5 V以下とする請求項 21に記載の不揮発性半導体記憶装置の駆動方法。

【請求項 28】上記チャネル形成領域、上記第1,第2 不純物領域、上記ゲート電極に印加する電圧の最大値を 5V以下とする請求項 27に記載の不揮発性半導体記憶 装置の駆動方法。

[請求項 29] 読み出し時に、上記第1不純物領域がソースとなるように上記第1および第2不純物領域間に所以来で

定の読み出しドレイン電圧を印加し、

上記ゲート電優に所定の読み出しゲート電圧を印加する 請求項 2 1に記載の不揮発性半導体記憶装置の駆動方 注

【請求項 30】上記電荷審議手段に部分的に注入された電荷に応じて記憶された複数ピットのデータを、上記第1、第2不純物領域間で電圧印加方向を変えて読み出す 請求項 23に記載の不揮発性半導体記憶装置の駆動方

【請求項 31】消去時に、上記第1不純物領域側から注入され上記電荷審核手段に保持されている電荷を、直接トンネリングまたはFNトンネリングにより第1不純物領域側に引く抜く請求項 22に記載の不揮発性半導体記憶装置の駆動方法。

【請求項 32】消去時に、上記第1または第2不純物領域側から注入され上記電荷審核手段にチャネル方向の両側に分離されて保持されている電荷を、直接トンネリングまたはFNトンネリングにより個別にあるいは一括して基板側に引く抜く詰求項 23に記載の不揮発性半等体記憶装置の駆動方法。

【請求項 33】前記電荷書様手段は、すくなくとも外部との間で電荷の移動がない場合に、前記チャネル形成領域に対向する面全体としての導電性を持たない請求項。2 1に記載の不揮発性半導体記憶装置の駆動方法。

【請求項 34】前記ゲート絶縁敗は、前記チャネル形成 領域上のホトム 絶縁敗と

当該ボトム 絶縁限上の変化限または酸化変化限とを含む 請求項 33に記載の不揮発性半導体記憶装置の駆動方

【請求項 35】前記ケート絶縁敗は、前記チャネル形成 領域上のボトム 絶縁敗と、

前記電荷審接手段としてボトム 絡縁限上に形成され互い に絶縁された小粒径等電体とを含む請求項 33に記載の 不揮発性半導体記憶装置の駆動方法。

【諸求項 36】前記小粒径基電体の粒径が10サノメータ以下である諸求項 35に記載の不揮発性半築体記憶装置の駆動方法。

【詩求項 37】 基板と、

当該基板の表面に設けられた半導体のチャネル形成領域

当該チャネル形成領域を挟んで基板表面に形成され、動作時にソースまだはドレインとなる第1および第2不純 物領域と

上記チャネル形成領域上に設けられたゲート絶縁限と、 当該ゲート絶縁限上に設けられたゲート電極と 上記ゲート絶縁限力で、上記チャネル形成領域に対向し

た面内および既厚方向に離散化されている電荷審議手段 とを有する不揮発性半導体記憶装置の駆動方法であっ て、

動作時に、上記チャネル形成領域にできたチャネル内で、

電荷を加速させ、パリスチックな電気伝導現象を利用して上記離散化された電荷蓄積手段内に注入する不揮発性 半導体記憶装置の駆動方法。

【請求項 38】 基板と、

当該基板の表面に設けられた半導体のチャネル形成領域

当該チャネル形成領域を挟んで基板表面に形成され、動作時にソースまたはドレインとなる第1および第2不純物領域と、

上記チャネル形成領域上に設けられたゲート絶縁膜と、

当該ゲート絶縁限上に設けられたゲート電優と、 上記ゲート絶縁限内で、上記チャネル形成領域に対向し た面内および限厚方向に離散化されている電荷審積手段 とを有する不揮発性半導体記憶装置の駆動方法であっ

動作時に、2次衝突電離により発生したホットエレクトロンを上記離散化された電荷審接手段内に注入する不揮発性半導体記憶装置の駆動方法。

【請求項 39】 基板と、

当該基板の表面に設けられた半導体のチャネル形成領域

当該チャネル形成領域を挟んで基板表面に形成され、動作時にソースまたはドレインとなる第1および第2不純物領域と、

上記チャネル形成領域上に設けられたゲート絶縁膜と

当該ゲート絶縁映上に設けられたゲート電優と、 上記ゲート絶縁映内で、上記チャネル形成領域に対向し た面内および映厚方向に離散化されている電荷審議手段 とを有する不揮発性半導体記憶装置の駆動方法であっ

動作時に、上記チャネル形成領域にできた空乏層内で電荷を加速させ、基板ホットエレクトロンにして上記離散化された電荷蓄積手段内に注入する不揮発性半導体記憶装置の駆動方法。

【詰求項 40】 基板と、

-CE

127

当該基板の表面に設けられ半導体のチャネル形成領域

当該チャネル形成領域を挟んで基仮表面に形成され、動 作時にソースまたはドレインとなる第1および第2不純

上記チャネル形成領域上に形成されたゲート絶縁膜と、 当該ゲート絶縁膜上に形成されたゲート電極と、

上記チャネル形成領域に対向した面内および膜厚方向に 離散化されて上記ゲート絶縁膜内に形成され、動作時に チャネルホットエレクトロン、パリスチダクホットエレ クトロン、2次衝突電離ホットエレクトロン、基板ホッ トエレクトロンまたはパンド間トンネル電流に起因した ホットエレクトロンが注入される電荷審接手段とを有す る不揮発性半導体記憶装置の駆動方法であって、

消去時に、上記第1および/または第2不純物領域側が

ら注入され上記電荷審核手段にチャネル方向の一方側または両側に保持されている電荷を、直接トンネリングまたはFNトンネリングにより個別にあるいは一括して基板側に引く抜く不揮発性半導体記憶装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリトランジスタのチャネル形成領域とゲート電極との間のゲート総縁関の内部に、平面的に離散化された電荷審核手段(例えば、MONOS型やMNOS型における変化関内の電荷ドラップ、大ツブ・総解性と窓に関との界面近傍の電荷を設け、ではは小粒径等電体等)を自己当該電荷を表して電くして電くして、大の駆動方法とに関する。

[00002]

【従来の技術】不揮発性半導体メモリは、大容量で小型の情報記録媒体として期待されているが、近年、情報ネットワークの広帯域化とともにネットワークの伝送速度で、(たとえば搬送波周波数:100MHz)と同等の書き込み速度が要求されるようになってきている。このため、不揮発性半導体メモリに対し、スケーリング性が良好で従来の100万まで、イセルの書き込み速度より1000円では、それ以上の書き込み速度の向上が要求されてい

【0003】不揮発性半導体メモリは、電荷を保持する 電荷審議手段が平面的に連続したFG(Floating Gate) 型のほかに、電荷審議手段が平面的に離散化された、例 えばMONOS(Metal-Oxide-Nitride-Oxide Semiconductor) 型などがある。

【0004】MONOS型不揮発性半導体メモリでは、電荷保持を主体的に担っている窓化膜(Six Ny(Oベスく1、Oベッペ1))限中またはトップ経経膜と窒化膜との界面のキャリアトラップが空間的に(切ち、面方向および限序方向に)離散化してなるために、電荷保持特性が、トンネル絶縁関序のほかに、Six Ny 既中のキャリアトラップに捕獲される電荷のエネルギー的および空間的な分布に依存する。

■ 【005】 このトンネル経縁膜に局所的にリーク電流パスが発生した場合、下の型では多くの電荷がつっていることでは多くの電荷がした場合、所のといるを関いた場合では一つのに対し、MONOS型では、電荷会様手性が低か空間的に超散化されているため、リークパス周辺の局所的な電荷がリークパスを通じて局所的にリークするに通ぎず、記憶素子全体の電荷保持特性が低下しにくい。このため、MONOS型においては、ドンネル経縁膜の薄膜化にない。したがって、ゲート長が極めて短い後細メモザトランジスタにおけるトンネル経縁膜のスケーリング性は、MONOS型の方が下の型よりも優れている。また、平面的に

· Ça

離散化したキャリアトラップの分布平面に対 し電荷が局 所的に注入された場合、その電荷はFG型のように平面 内および秩厚方向に拡散することなく保持される。

【OOO6】MONOS型不揮発性メモリで微細メモリ セルを実現するにはディスターブ特性の改善が重要であ り、そのためにはトンネル絶縁膜を通常の膜厚(1. 6 nm~2. Onm) より厚く設定する必要が生じてい

[0007]

【発明が解決しようとする課題】ところが、従来のMO NOS型不揮発性メモリにおいて、トンネル絶縁阱を厚 映化したり動作電圧を低減することは書き込み速度向上 にとっては益々不利な状況となっている。 このため、従 来のMONOS型等の不揮発性メモリでは、信頼性(た とえば、データ保持特性、リードディスターブ特性あ る いはデータ書換え特性など)を十分に満足させた場合、 書き込み速度は100psecが限界である。

【〇〇〇8】書き込み速度だけを考えると、チャネルホ ットエレクトロン(CHE)を用いた注入方式のほう が、チャネル全面FNトンネリングより高速化しやす い。ところが、ドレイン端でCHEを発生させる通常の CHE注入方式では、注入効率が1×:10-6と十分では ない。また、注入効率を上げるために、CHEをソース 側から注入するソースサイド注入型MONOSトランジ スタが報告されたが(IEEE Electron Device Letter 19。 1938, pp 153:) 、このソースサイド注入型MO NO S トランジスタでは、動作電圧が書き込み時 1 2 V、消去 時14Vと高いうえ、リード・ディスタープ特性およびデ - 夕書換え特性などの信頼性が十分でない。

【0009】このように、従来のMONOS型等の不揮 発性メモリでは、書き込み速度の向上と、動作電圧の低 **電圧化および信頼性確保がトレードオフの関係にある。** このトレードオフの克服は、高速な大容量不揮発性メモ リを開発するうえで、さらに近年盛んに開発が進められ ているシステム LSIにおいてロジック回路との温載の

観点から、重要な課題となっていた。 【OO10】本発明の目的は、MONOS型など平面的 に雄散化されたキャリアトラップ等に電荷を蓄積させて 基本動作するメモリトランジスタにおいて、リードディ スターブ特性などの信頼性を良好に維持し、また動作電 圧を低電圧化したまま、書き込み速度を向上することが 可能な構造を有する不揮発性半導体記憶装置と、その駆 可能な構造を有すの个は大はエー・・・・ 動方法を提供することである。

[課題を解決するための手段] 本発明の第1の観点に係 る不揮発性半導体記憶装置は、 萎板とご 当該基板の表面 に設けられた半導体のチャネル形成領域と、 当該チャネ ル形成領域を挟んで基板表面に形成され、動作時にソー スまたはドレインとなる第1 および第2不純物領域と、 上記チャネル形成領域上に設けられたゲート絶縁限と、

当該ゲート絶縁膜上に設けられたゲート電極と、上記ゲ - ト絶縁膜内で、上記チャネル形成領域に対向した面内 および秩厚方向に雄散化され、かつ、動作時に電荷が加 速される方向に設けられている電荷蓄秣手段とを有す る。この電荷が主に加速される方向は、基板に水平方向 と垂直方向の何れでもよい。

【0012】 この第1の観点に係る不揮発性半導体記憶 装置は、離散化された電荷蓄積手段を電荷が加速される 方向に設けていることから、注入の際に電荷の運動量が 推持されやすい。このため、電荷蓄積手段に対し効率よ く電荷が注入される。

【0013】本発明の第2の観点に係る不揮発性半導体 記憶装置は、基板と、当該基板の表面に設けられた半導 領域上に設けられたゲート絶縁関と、当該ゲート絶縁関 上に設けられたゲート電極と、上記ゲート絶縁関内で、 上記チャネル形成領域に対向した面内および膜厚方向に 雄散化されている電荷蓄積手段とを有し、上記チャネル 形成領域の表面に、上記第1不純物領域を上記第2不純 物領域に対し相対的に低くする政差が設けられている。 【0014】好適に、上記段差と上記第1不純物領域と の間のゲート絶縁膜部分を中心に上記電荷審積手段が形

成されている。好適に、上記電荷が加速される上記段差 上部のチャネル方向の長さ(たとえば、チャネル形成領 域の第2不純物領域端から改差までの長さ)が、チャネ ル内電子の平均自由行程以下である。あるいは、この長 さは、チャネル内電子が不純物散乱の影響を受けずに走 行できる所定距離以下の範囲内、たとえば50nm以下 に設定されている。

【0015】一般に、ホットエレクトロン注入を用いて 書き込みを行う不揮発性半導体記憶装置では、ソースと ドレイン間に所定のパイアス電圧が印加され、またゲー ト電極に所定の書き込み電圧が印刷されたときに、形成 されたチャネル内にソースから供給された電荷(この場合、電子)が電界加速される。その加速によりドレイン 近傍で高エネルギーを得た電荷(ボットエレクトロン) は、ゲート電極による電界に引き付けられて電荷蓄積手 庭に注入される。

【0016】本発明の第2の観点に係る不揮発性半導体 記憶装置は、基板表面に段差を設け、段差の低い側での NO膜などの内部に電荷蓄積手段(ボャリアトラップ) を有するゲート絶縁膜を設けている。したがって、ドレー イン近傍で発生した高エネルギー電荷(たとえば、ホッ トエレクトロン)は、その運動量が(方向と大きさ)を維持 持しながら殆ど運動エネルギーを失うことなく効率良 でく く、しかも高速にキャリアトラップに注入される。第2 の観点に係る不揮発性半導体記憶装置は、第1の観点に 係る不揮発性半導体記憶装置の水平電荷加速の一形態を 示す。この電荷が加速される段差上部のチャネル方向の 長さたとえば50nm以下とすると、電荷がチャネル内 を不純物散乱等の影響を殆ど受けずにパリスチックに伝 降する。したがって、電荷注入の効率、速度が更に高ま る。

【0019】本発明の第4の観点に係る不揮発性半導体 記憶装置の駆動方法は、基板と、当該基板の表面に設け られた半導体のチャネル形成領域と、当該チャネル形成 領域を挟んで基板表面に形成され、動作時にソースまた はドレインとなる第1および第2不純物領域と、上記チ ャネル形成領域上に設けられたゲート絶縁棋と、当該ゲ - ト絶縁膜上に設けられたゲート電極と、上記ゲート絶 緑膜内で、上記チャネル形成領域に対向すた面内および **膜厚方向に離散化されている電荷薔袄手段とを有する不** 揮発性半導体記憶装置の駆動方法であ って、動作時に、 上記チャネル形成領域まだは周辺の空乏層内で電荷を加 速させ、運動量を保持した状態で上記離散化された電荷 審核手段内に注入する。好適に、書き込みの際に、電荷 審核手段の第1不純物領域側と第2不純物領域側に独立。 に部分的な電荷注入を行う。 具体的には、電圧印加条件 を送にして書き込みを行う。読み出しでは、好道に決読 み出すべき情報に対応した電荷がソース側となるよう。また に、第1、第2不純物領域間の電圧印加方向を決め、所定の読み出しドレイン電圧を印加し、また、ゲート電極に所定の読み出しゲート電圧を印加する。複数ビットの読み出しては、このような読み出しを、第1、第2不純物領域間の電圧印加方向を逆にして行う。消去では、上記第1および/または第2不純物領域側から注入され上記電荷審様手段にチャネル方向の一方側または両側に保持されている電荷を、直接トンネリングまたはFNトンネリングにより個別にあるいは一括して基板側に引く抜

【0020】本発明の第5の観点に係る不揮発性半導体記憶装置の駆動方法は、基板と、当該基板の表面に設けられた半導体のチャネル形成積極と、当該ドレインとなる第1形成式第2ペート記録はドレインとなる第13との第2ペート記録が、1000円で、上記チャネル形成積極上に設けられたゲートを経験上に設けられたゲートを経験上に設けられたゲートを経験上に設けられたゲートを経験上に設けられたゲートを経験と、当該ゲート総縁限内で、上記チャネル形成積極に対向した面内するで、上記チャネル形成積極になる電荷蓄軽手段とを有する「揮発性半導体記憶装極にの駆動きたチャネルトで電荷管に対する。

【0021】本発明の第6の観点に係る不揮発性半導体記憶装置の駆動方法は、当該基板の表面に形成があれた半導体のチャネル形成積極と、当該基板の表面に形成が変換を挟んで基板表面に形成が第2不純物積極と、上記チャネル形成積極上に設けられたゲート絶縁限と、当該ゲート絶縁限上に設けられたゲート絶縁限上に設けられたゲート絶縁限上に設けられたが一ト絶縁限上に設けられたが一ト絶縁限上に設けられたが一下を極と、上記ゲートを経限上に設けられたが一下を極と、上記が発展内で、上記チャネル形成積極に対向した面内および、限厚方向に建散化されている電荷審積手段とを有する不揮発性半等機能により発生したホットエレクトロンを上記機能化された電荷審検手段内に注入する。

【0022】 本発明の第一の観点に係る不揮発性半導体記憶装置の駆動方法は、奉板と、当該基板の表面に設けられた半導体のチャネル形成領域と、当該チャネル形成領域を挟んで基板表面に形成され、動作時間域と、上記がはレインとなる第1および第2不純物領域と、上記がート総線限上に設けられたゲート範疇と、上記がート総線限上に設けられたゲートを優と、上記がート総線限上に設けられたゲートを優し、上記がおり、上記チャネル形成域域に対向したを有する不揮発性半導体記憶装置の駆動方法であって、動作時にさせ、基板ホットに入する。

(日本) 16:14-7 (日本

られ半導体のチャネル形成領域と、当該チャネル形成領 域を挟んで基板表面に形成され、動作時にソースまたは ドレインとなる第1および第2不純物領域と、上記チャ ネル形成領域上に形成されたゲート絶縁膜と、当該ゲー ト絶縁膜上に形成されたゲート電極と、上記チャネル形 成領域に対向した面内および秩厚方向に離散化されて上 記ゲート絶縁膜内に形成され、動作時にチャネルホット エレクトロン、パリスチックホットエレクトロン、2次 衝突電離ホットエレクトロン、基板ホットエレクトロン またはパンド間トンネル電流に起因 したホットエレクト ロンが注入される電荷曲秩手段とを有する不揮発性半導 体記憶装置の駆動方法であって、消去時に、上記第1お よび/または第2不純物領域側から注入され上記電荷蓄 **競手段にチャネル方向の一方側または両側に保持されて** いる電荷を、直接トンネリングまたはFNトンネリング により個別にあ るいは一括して基板側に引く抜く・・

【0024】第4~第7の観点に係る不揮発性半導休記 憶装置の駆動方法では、たとえば、段差を介したチャネ ルホットエレクトロン注入、パリスチック伝導を用いた 電荷注入、 2次衝突電離ホットエレクトロン注入または 基板ホットエレクトロン注入を用いるために、電荷注入 の効率がよく、使用電圧が低くても十分に高速な書き込 みが可能である。本発明では、注入方式を適宜選択する ことで、電荷が加速される方向を基板に水平方向のほか に垂直方向にすることもでき、また、平面的に離散化さ れた電荷蓄積手段に対し電荷を部分的に注入することも できる。また、第8の観点に係る不揮発性半導体記憶装。 置の駆動方法では、電荷を基板側にトンネリングに引き 抜くことにより消去を行うことから、従来のように消去 動作中にボトム 絶縁膜内をホールが多重に移動することがない。なお、本発明は、ゲート絶縁膜内でボトム 絶縁 膜上に窒化膜または酸化窒化膜を含むMONOS型また はMNOS型等、あ るいはゲート絶縁膜内でボトム 絶縁 膜上に互いに絶縁された小粒径導電体を含む小粒径導電 体型に好通である。

[0025]

【発明の実施の形態】第1実施形態

図1は、本発明の実施形態に係るソース線分離NOR型 の不揮発性半導体メモリのメモリセルアレイの概略構成 を示す回路図である。

【0026】この不揮発性メモリ装置では、NOR型メモリセルアレイの各メモリセルがメモリトランジスタ1個で構成されている。図1に示すように、メモリトランジスタM11~M22が行列状に配置され、これらトランジスタ間がワード線でピット換および分離型ソース線によって配線されている。すなわち、ピット方向に隣接するメモリトランジスタM11に接続され、各ソースがソデス線Sと1に接続されている。同様に、ヒット方向に隣接する、メモリトランジスタM21およびM22の各ドレインが、ポモノーフがファスタM21およびM22の各ドレインが、ポモノーランジスタM21およびM22の各ドレインが、ポモノーランジスタM21およびM22の各ドレインが、ポモリトランジスタM21およびM22の各ドレインが、ポモリトランジスタM21およびM22の各ドレインが、ポース

ビット染日 L2に接続され、各ソースがソース線SL2 に接続されている。また、ワード方向に隣接するメモリ トランジスタM11とM21の各ゲートがワード森WL 1に接続され、同様に、ワード方向に隣接するメモリト ランジスタM12とM22の各ゲートがワード鉄WL2 に接続されている。メモリセルアレイ全体では、このよ うなセル配置およびセル間接続が繰り返されている。 【OO27】図2は、第1実施形態に係る微細NOR型 セルアレイの概略平面図である。また、図3は、図2の A-A、袋に沿った断面側から見た鳥瞰図である。 【0028】この微細NOR型メモリセルアレイでは、 図3に示すように、Pn型または、p型の半導体基板SUB (nウエルまたは pウエルでも可) の表面にトレンチまっ たはLOCOSなどから素子分離絶縁層!SOが形成さ れている。 衆子分離絶縁層 1.80は、図2に示すよう に、ヒット方向(図2の縦方向)に長い平行ストライブ 状に配置されている。 衆子分離絶縁層ISOにほぼ直交 して、各ワード線WL1, WL2, WL3, WL4, " が等間隔に配線されている。このワード線は、後述する ように、ボドム 絶縁膜。変化膜。ドップ絶縁膜からなる ゲート絶縁膜と、ゲート電極とを狭層させて構成されて

【0029】各来子分離鉛線層1 S0の間隔内の能動領域において、各ワード線の離間スペースに、基板101と连導電型の不純物が高速度に導入されてソース不純物領域(第2不純物領域)のどが交互に形成されている。このソラス不純物領域Sとドレイン不純物領域Dは、その大きさがワード方向(図2の横方向)には素子分離絶縁層1 S0の間隔のみで規定され、ビット方向にはワード線間隔のみで規定され、ビット方向にはワード線間のの間隔のみで規定され、ビット方向にはワード線間のとドレイン不純物領域 Dは、その大きさと間のはらつきに関しマスク合わせの誤差が殆ど導入されないことから、優のて均一に形成されている。

[0030] ワード線の上部および側壁は、絶縁層で覆われている。すなわち、ワード線WL1, WL2, …の上部に同じパターンにてオフセット絶縁層が配置され、オフセット絶縁層、その下のゲート電極(ワード線)およびゲート絶縁層からなる練習パターンの両側壁に、サイドウォール絶縁層が形成されている。このオフセット・絶縁層およびサイドウォール絶縁層により、もワード線同士のスペース部分に、ワード線に沿って細長い自己整合コンタクトホールが関口されている。

【0031】ソース不純物領域のまたはドレイン不純物領域のに一部重なるように、自己整合コンタクドホール内に導電性材料が互い違いに埋め込まれ、これによりビットコンタクトBのおよびソースコンタクトの形成では、自己整合コンタクトホテル内を埋め込むように導電材料を推検し、その上に、エッチングマスク用のレジストバ

ターンを形成する。このとき、レジストパターンを自己整合コンタクトホールの幅より一回り大きくし、また、一部を素子分離絶縁層ISOに重れる。そして、このレジストパターンをマスクとしてレジストパターン周囲の挙電材料をエッチングにより除去する。これにより、2種類のコンタクトBC、SCが同時に形成される。

[0032] 図示しない絶縁膜でコンタクト周囲の凹部 が埋め込まれている。この絶縁は上を、ビット・コンと、いるのをはくしまった。 この では、 この では

【0035】図4は、本実施形態に係るMONOS型メモリトランジスタの森子構造を示す断面図である。 【0036】図4中、符号1は「型または「型の英電型を有するシリコンウェハ等の半導体基板SUBまたはウエル(以下、基板という)、1 はチャネル形成領域が3 およびドレイン不純物領域 Dを示す。本発明でするル形成領域でとは、表面側内部に電子または正孔が英電するチャネルが形成される領域をいう。本例の"チャネル形成領域"は、基板内でソース不純物領域2 およびドレイン不純物領域4に挟まれた部分が該当する。

【0037】ツース不純物領域2およびトレイン不純物 領域4は、チャネル形成領域18と逆導電型の不純物を 高濃度に基板 1 に導入することにより形成された導電率が高い領域であり、種々の形態がある。通常、ソース不純物領域2及びドレイン不純物領域4のチャネル形成領域1 a に臨む基板表面位置に、LDD(Light ly DopedDrain)と称する低濃度領域を具備させることが多い。

【0038】チャネル形成領域1e上に、ゲート絶縁限5を介してメモリトランジスタのゲート電極8が経程されている。ゲート電極8は、一般に、p型またはn型の不純物が高濃度に英入されて英電化されたポリシリコン(doped poly-Si)、又はdoped poly-Siと高融点金属シリサイドとの経層限からなる。このゲート電極8のチャンネル方向の長さ(ゲート長)は、0.25μm以下、たとえば0.18μm程度である。

【0039】本実施形態におけるゲート絶縁限5は、下層から順に、ボトム 絶縁限10, 変化限12, トップ絶縁限14から構成されている。ボトム 絶縁限10は、たとえば、酸化限を形成し、これを変化処理して用いる。ボトム 絶縁限10の限厚は、使用用途に応じて2.0mmから5.0nmの範囲内で決めることができ、ここでは5.0nmに設定されている。

【O'040】 変化映 12は、例えば 5. On mの変化シ リコン(Six Ny (O < x < 1, O < y < 1)) 映か ら構成されている。この変化映 12は、たとえば減圧 C 『V D (ビアー C V D)により作製され、映中にキャリア 『トラップが多く合まれ、ブールフレンケル型(P F型) の電気伝導特性を示す。

【〇〇41】トップ総縁映14は、室化映12との界面 近傍に深いキャリアトラップを高密度に形成する必要が あり、このため、例えば成映後の室化烘を熱酸化して形成される。また、トップ総縁映14をHTO(High Tem perature chemical vapor deposited 0xide)法により形成したSi〇2 映としてもよい。トップ絶縁映14がCVDで形成された場合は熱処理によりこのトラップが形成される。トップ絶縁映14の映厚は、ゲート電極8からのホールの注入を有効に阻止してデータ書換可能な回数の低下防止を図るために、最低でも3。〇nm、好ましくは3。5ヵm以上が必要である。ここでは、トップ絶縁映厚を3、5nmとする。

【0042】このような構成のメモリトランジスタの製造においては、まず、用意した半導体 華板に素子分離絶縁を目 50、プウエルWを形成し、しきい値電圧調整用のイオン注入等を必要に応じて行った後に、ゲート絶縁処理法(RTO法)により1000、10secの無処理法(RTO法)により1000、10secの無処理を行い、酸化シリコン膜(ボトム 絶縁膜 10)を形成により空化シリコン膜(密化関 10)による映解のにより空が5nmとなるように、これより厚めに推検する。このCVDは、たとえば、ジクロロシラン(DCS)とアンモニアを混合したガスを用い、華板温度65,000で行う。形成

i

した笠化シリコン 棋表面を熱酸化法により酸化して、たとえば3.5 nmの酸化シリコン 棋(トップ絶縁 棋14)を形成する。この熱酸化は、たとえば42 の寿 申において炉温度950でで行う。これにより、トーブレベル(空化シリコン 棋の伝送帯がらのエネルギーが2.0 e V 以下の程度の深いキャリアトラップと、2 1013/0 m2 の密度で形成される。また、空化 東12 が12 nmに対し熱酸化シリコン 棋(トップ絶縁 は14)が約1.5 nm形成され、この割合で下地のなに以厚が選少し、空化 関12 の最終 棋厚が5 nmとなる。

で、【0043】ゲート電極8となる導電膜、オフセット絶録 同(不図示)の検層膜を検層させる。そして、このゲート絶縁膜6、導電膜およびオフセット絶縁層の検層膜を一括して同一パターンにて加工する。形成した検層パターンと自己整合的にソースおよびドレイン不純物領域2、4を、イオン注入法により形成する。

【0044】 続いて、図3のメモリセルアレイ構造とするために、サイドウォール絶縁層とともに自己整合コンタクトホールを形成し、自己整合コンタクトホールにより表出するソースおよびドレイン不純物領域を、4)上にピットコンタクトBCおよびソースコンタクトSCを形成する。その後、これらコンタクト周囲を層間絶縁膜で埋め込み、周間絶縁膜上にピット線BL1、一名よびソース線SL1、一を形成した後、必要に応じて行う層間絶縁層を介

1、…を形成した後、必要に応じて行う層間絶縁層を介した上層配像の形成およびオーバーコート成映とパット 関ロ工程等を軽て、当該不揮発性メモリセルアレイを完成させる。

【0045】つぎに、このような構成の不揮発性メモリの書き込み時のパイアス設定例および動作について、以モリトランシスタM11にデータを書き込む場合を観に説明する。本実施形態では、書き込みを2次衛突電はより発生したホートエレクトロン注入では、ドレイン近傍の空離ボットエレクトロン注入では、ドレイン近傍の空間では、ドレイン近傍の空光を出たを表したを表したでは、でででででは、このうち発生した電子が電界によって主に重直方向に加速され、電荷審核手段に注入される。

【0046】書き込み時に、図4において、たとえば、ソース不純物領域2に0V、ドレイン不純物領域4に3、3V、ゲート電極8に5V、ウエル1に3Vを印加する。この条件下、ドレイン不純物領域4から注入され近傍の空乏層に入った正孔がシリコン原子に衝突し、この衝突によって当該25層位が低い基板側へ消散するが、電子は、ゲート電極と基板間の電界で加速されて空乏層を上方に向かって加速される。この加速によって電子はホットエレクトロンとなり、その一部がボーム 絶縁

関10のエネルギー時壁を乗り越えて空化関12中の電 荷蓋穢手段(キャリアトラップ)に注入される。 このと き、衝突を引き起こす正孔が注入される側、すなわち図 4における第1領域に注入電子の分布が局在する。この ため、当該メモリトランジスタM11のしきい値電圧が 消去状態の場合に書き込み状態まで上昇し、書き込みが なされる。 選択ワード線に連なる複数のメモリセルに対 し、この書き込みと書き込み禁止を電圧印加条件を変え て適宜設定することで、ページ書き込みが可能である。 【〇〇47】読み出しでは、パイアス値を書き込み状態 に応じてチャネルが形成される程度に変更する。たとえば、ドレイン不純物領域 4 を接地した状態で、ソース不純物領域 2に 1.5 V、ゲート電極8に 2 V を印加す る。これにより、ページ読み出しの場合、電荷蓄積手段 の第1領域に電子が注入されていない消去状態のメモリ トランジスタではチャネルが形成され、電荷蓄積手段の 第1領域に電子が注入された書き込み状態のメモリトラ ンジスタではチャネルが形成されない。 したがって、ヒ ット線 B L 1 , …には、そのチャネル形成の有無に応じた電位変化が現出する。この電位変化をセンスアンプで 検出すると、ページ内の記憶データが一括して読み出さ

【0050】第3領域に保持された電荷の読み出しは、第1領域の電荷の場合とはソースとドレイン間の電圧方向を逆にして行う。これにより、2ビットのデータを独立に読み出すことができる。消失とドレイン不軽を領域の消去とより、ス不軽物領域2とドレイン不軽物領域4の印加電圧を逆にして行う。なお、チャネル全面で消去を行う場合は、ソースおよびドレイン不純物領域2、4を共に基板と同電位とすることで、第1領域側と第3領域側のデータが一括消去される。

【0051】 書き込み状態、消去状態のメモリトランジスタの電流・電圧特性について検討した。この結果、ド

レイン電圧 1. 5 Vでの非選択セルからのオフリーク電 流値は約1nAであ った。 この場合の読み出し電流は1 ロリム以上であるため、非選択セルの設読み出しが生じ ることはない。したがって、ゲート長 D、 1 8 p mのM ONO S型メモリトランジスタにおいて読み出し時のパ ンチスルー耐圧のマージンは十分あ ることが分かった。 また、ゲート電圧 1、 S V でのリードディスタープ特性 も評価したが、3×108 sec以上の時間経過後でも 読み出しが可能であ ることが分かった。

【0052】データ書換え回数は、キャリアトラップが 空間的に離散化されているために良好で、1×106 回 を満足することが分かった。また、データ保持特性は1 ×106回のデータ書換え後で85℃、10年を満足し

、。 【0053】以上より、ゲート長0. 18 μ mのMON OS型不揮発性メモリトランジスタとして十分な特性が 得られていることを確かめることができた。

【0054】本実施形態における2次衝突電離ホットエ レクトロン注入法では、離散化された電荷薔薇手段に対 し、比較的に低いドレイン電流でホットエレクトロンの 注入が可能である。 したがって、書き込み時のパンチスルーが通常のホットエレクトロン注入と比較して抑制さ れ、その結果、ゲート長のスケーリングが容易であると いう利点がある。また、電荷が主に基板と垂直方向に加 速されるため、加速電荷の運動量が維持されたまま注入 が行われるため、通常のCHE注入方式に比べ、電荷の 注入効率が高い。

【0055】第2実施形態

第2実施形態は、仮想接地NOR型の不揮発性メモリ装 置に関する。仮想接地型は、大別すると、スプリットゲ ート型とAMG(Alternate Metal Vertual Ground)型が ある。スプリットゲート型は選択トランジスタの機能を 実質的にメモリトランジスタ内に具備させることで書き 込みディスターブを防止する。AMG型は半導体不純物 領域からなる拡散層配線を1本おきにメタル配線に接続 させ、たとえば、メタル配線をビット線として、メタル 配線間の拡散層配線をソース線として選択することで隣 接セルの書き込みディスターブを防止する。 【0056】図5は、仮想接地NOR型のうちAMG型

のメモリセルアレイ構成を示す回路図であ る。 このメモ リセルアレイでは、ソース線が隣接メモリセル間で共通 化されている。この共通化されたソース線は隣りのメモ リセルを動作させるときはピット線として機能する。 し たがって、このメモリセルアレイでは、ビット方向の配 線は全て"ビット線"と称する。 おビット線 B L 1~B L3は、半導体の不純物領域からなる拡散層配線であ る。その1本おき、たとえばピッド線BL1とBL3 が、図示しないピットコンタクトを介 して上層のメタル 配線に接続されている。

【ロロ57】。このようにセルアレイ構造が異なる以外、

MONO S型メモリトランジスタ構造、および、書き込 み、読み出しおよび消去動作の基本は、第1実施形態と 同様である。仮想接地NOR型の場合、隣接するセルの ビット線でソース線を代替えして用いることから、分離 ソース検型と比べビット方向のサイズが縮小でき、セル 面積6 F2 が達成できる。1つのメモリセルに物理的に 2ビットのデータを記録することができ、この場合、ビ ット当たりのセル面積は実効的に3 F2 となる。

[0058] 第3実施形態 本実施形態では、チャネルホットエレクトロン(CH E) 注入書き込みと、チャネル全面トンネル消去を行 う。 書き込みは通常の CHE注入であ り、ここでの詳細 は省略する。

【0059】メモリトランジスタを図4と同じ構成と し、電荷蓄積手段の第1領域に保持された電子をチャネ ル全面から直接トンネリングを用いて引き抜く場合、グ ート電極8に0V、ドレイン不純物領域4に8V、ソース不純物領域2をオーブン、ウエル1に8Vの電圧を印加する。これにより、電荷蓄積手段の第1領域に保持さ れていた電子が、基板側に引き抜かれることで、セル消 去が行われる。このとき、消去速度は 1 msec程度で あった。また、第3領域の電荷を消去するときは、第1 のった。また、知ら映画の電荷を消去するときは、第1 領域側の消去と、ソース不純物領域2とドレイン不純物 領域4の印加電圧を逆にして行う。さらに、第1、第3 領域に電荷が保持されている場合、チャネル全面で消去 を行う際に、ソースおよびドレイン不純物領域2、4を 地に基板と同電位とすることで、第1領域側と第3領域 側のチークを一様2年上でも、ドル 側のデータを一括消去してもよい。

【0060】この消去方法では、ホットホール注入など に比べ動作中にボトム 絶縁棋 10を通過するホール量が 格段に少なく、そのためボトム 絶縁膜1 口が劣化し難 く、信頼性および耐久性(たとえば、エンディランス特) 性) に優れる。

[0061] 第4実施形態

【0061】第4実施形態 第4実施形態では、基板ホットエレクトロン注入現象を 利用した高速書き込み方法について、MONOS型メモ リトランジスタを例として説明する。

[0062] 基板ホットエレクトロン注入方式では、 - スとドレインを同電位で印加し、基板パイアス電圧を 印加して、ゲート電極下に厚い空乏層を形成した状態 で、空乏化しているチャネル形成領域に電荷(電子)を 注入する。注入された電子は、空乏層内で加速されて絶 **緑膜の陰壁エネルギー以上のエネルギーを得て、絶縁膜** を越えて平面的に離散化された電荷蓄積手段に注入さ れ、これにより書き込みがなされる。

[0063] 本実施形態に係るMONOS型メモリトラ ンジスタの第1の構成は、全第1実施形態における図4と 同じである。本実施形態では、基本構成は第1実施形態 と同じであるが、ここでのゲート絶縁限6の各権成限1 0,91.2,91.4は、たとえば3/5/3/3の5nmとす。8

る。また、このゲート絶縁関6の作製およびメモリセル の作製は、前記した実施形態と同様な装置、プロセス条件を用いて行う。

【0064】つぎに、メモリセル動作について説明する。ソース不純物領域2とウエル1間のpn接合に、当該pn接合が順方向と逆方向とで交互にパイアスされるACパイアスの住在を印加する。この場合、pn接合が順パイアスのときはpn接合より形式領域は、基板パイアスに注入ったより空乏化させてある。このため、pn接合より注入された電子は、ゲートに印加された正パイアス電圧により加速されボトム 絶縁戦10の時度ポテンシャルを越えて電荷審議手段である金化戦12中のキャリアトラップにホットキャリア注入され、これにより書き込みがなされる。

【0065】たとえば、ドレインをオープン、ウエル電位を0Vで保持した状態で、ゲート電極8に正パイアス電圧5V、ACパイアス電圧としてソース不純物領域2に対しパルス電圧を正方向に0.7V,逆方向にVCCで印加した。その場合、ホットキャリア注入が高速に行われ、動作電圧5V以下で書き込み時間1psec以下が実現できた。また、信頼性については、従来のFNトンネル注入方式のMONOS型メモリセルと同等の特性が得られた。

【0067】図6に、本実施形態に係るMONOS型メモリトランジスタの第2の構造例を示す。図6に示すメモリトランジスタは、2重ウェル構造となっている。すなわち、p型半導体基板1にnカエル60が形成され、このpウェル61内にメモリトランジスタが形成されている。他の基本構成は、図4と同じである。ただし、本例のゲード経緯膜6の各構成膜10。12、影響4の膜厚仕様は、

3. 5/5/4nmとした。

【0068】 nウエル60とpウエル61で構成されるpn接合を順パイアスすることにより、空乏化されたチャネル形成領域に電子を注入し、この電子をゲート電極側に電界加速した後、基板ホットエレクトロン注入で空他開1。2内のキャリアトラップに注入する。

には 1 2内のキャリアトラップに注入する。 【0069】 たとえば、ドレインオーブンとした状態で、ゲート電圧5V、ソース電圧VCCを設定し、nウエル60とpウエル61間に順方向に0.7Vを印加した。これにより、動作電圧5V以下でき込み時間1ルた。これにより、動作電圧5V以下でき込み時間1ルでは、近来のドハドンネル注入方式のMONOS型メモリセルと同等の特性が得られた。

【0070】 参板ホットエレクトロン注入も、2次衝突 電離の場合と同様に、動作電圧が5V以下と低いうえ、 加速が主として参板に垂直に行われることから注入効率 が高いという利点がある。

【0071】第5実施形態

第5実施形態では、チャネル形成領域に改差を設け、この改差からCHE注入を行う、図7に、第5実施形態に係るMONOSメモリトランジスタの断面図を示す。

【0072】このメモリトランジスタが、図4に示す第 1実施形態に係るメモリトランジスタと異なる点は、チャネル形成領域1 8部分の基板表面に改差1.6が設けられていることである。改差1.6は5~50.mm程度、たまえは100mmの高さを有じ、相対的にソース不純物領域2個か高く、ドレイン不純物領域14個が低くなるように形成されている。他の構成は、第1実施形態と同様である。ただし、ここではケード発縁既6の各様成既1 0、12、14の映厚仕様を、3、5/8、0/3、5 nmとする。

[0073] このような構成のメモリトランジスタの製造において、第1実施形態と異なる点は改差16を形成することであるが、その詳細は後述の実施形態で述べる。

【0074】つきに、このような構成の不揮発性メモリーに対するCHE注入書き込み動作について、図1のメモーリトランジスタM11にデータを書き込む場合を例に説明オス

【0.075】書き込み時に、必要に応じて書き込みイン・ビビット電圧を設定した後、プログラム・電圧を印加する。たとえば、選択ビット線BL1に5Vを印加し、非選択ソース線SL2および非選択ビット線BL2に、基板電位OVのときは所定の電圧、例えば3Vを印加する。また、選択ソース線SL1は、接地電位OVで保持する。この状態で、選択ソートに、接地電位OVで保持する。この状態で、選択ソートに、数板電位OVのときは所定の電圧、例えば7Vを印加する。

【0.0.7.6】 この書き込み条件下、ソース不純物領域2 とドレイン不純物領域4との間のチャネル形成領域表面 に反転層(チャネル)が形成され、チャネル内にソース不純物領域2側から電子が注入されて、電界加速される。加速された電子が水平チャネル場付近でホットエレクトロンとなり、その一部がボトム 絶縁限 10のポテンシャル時壁を越えて高エネルギー注入され、ゲート絶縁 10内のキャリアトラップに捕獲される。このため、当該メモリトランジスタM 11のしきい値電圧が消去状態から書き込み状態まで上昇し、書き込みがなされる。【0077】本実施形態に係るトランジスタ構造では、

【0077】本実施形態に係るトランシスタ特造では、段チャネル形成領域1 e の途中に段差1 b があると t b の底部側にゲート絶縁関 f の t を最適化しておくと、電子の走行方向の延長線上 t なゲート絶縁関 f の t を最適化しておくと、電子の走行方向の延長線上 t なゲートを収りを f できる。 なまり、本実施形態に保るメモリトラップの表に保るメモリトラップを f できる。 つまり、本実施形態に保るメモリトランスタの書き込みでは、電界加速された電子の運動全 f できるからは f を f できる。 なまりに を f できる。 なまりを f できる。 なまりを f できる。 なまれる f できる。 f では f できる。 f では f では f できる。 f できる。 f できる。 f できる。 f では f できる。 f では f できる。 f では f では f できる。 f できる。 f できる。 f では f できる。 f で

【0078】従来のチャネルホットエレクトロン注入では、エネルギー的に励起された後の散乱によりチャネルから飛び出した電荷を電界でキャリアトラップ側に引き寄せていたため、その注入効率が1×10-5であり100万個に1個と低い割合でし、効率が2次をは、チャネルホットエレクトロン注入の場合に注入効率が1桁以上改善され、10μsec以下の書き込み速度が達成できた。

【0079】さらに、電子が加速される部分のチャネル長、すなわちソース不純物領域2の端から段差1 bまでの距離をたとえば50 n m以下に短くすると、この距離がチャネル電子の平均自由行程と同程度またはそれ以下になるので、電界加速された電子がパリスチックにチャル内を電気伝送する。このパリスチックスチックにチャルの影響を受けずに弾道的に高速にキャリアトラップに注入されるため、さらに注入効率が高くでき、データ書き込みが高速化される。

【0080】書き込み速度を現状維持とする場合、または、ある程度の高速化で十分である場合には、このようなトランジスタ構造および書き込み方法の適用によって、チャネル形成領域(基板またはウエル)とゲート電極間の印加電圧を10V以下にすることができる。ゲート電極と基板またはウエルとの電圧印加を正電源と負電源で分割して行う場合、動作電圧を絶対値で5V以下に低減することが可能となる。

[0081] 電荷の注入効率が上がるため、書き込み時のチャネル電流を低減する余地が生まれる。 したがって、従来のチャネルホットエレクトロン注入では高電圧

回路の電流駆動能力の限界により難しかった、たとえば 同一ワード線に接続された多数のメモリセルに対し一括 して行う並列書き込みが可能になった。

【0082】なお、消去については、通常のごとく、チャネル全面からのFNトンネリングを用いた電荷引き抜きによりブロックー括して行った場合、その消去速度が100mseo程度であった。

[0083] 第6実施形態

図8は、第6実施形態に係るMONOS型メモリトラン・シスタの断面図である。

【0084】このメモリトランジスタが第5実施形態の MONO S型メモリトランジスタと大きく異なる点は、 ゲート電極がソース側の第1ゲート電優8 a と、ドレイ ン側の第2ゲート電極8 6 に分割されていることであ る。第1ゲート電極Beは、電子が加速される部分、す なわち段差1b上部に対向して設けられ、第2ゲート電 極8bは、主に改差1b底部に対向して設けられてい る、 舎き込み時において、 第1ゲート電極8gは主に電 荷を加速させるチャネルの生成を制御し、第2ゲート電 極Brbは主に電荷を注入する電界の制御を行う。ゲート ※ 絶縁膜 6を構成する膜のうち、変化膜 12とトップ絶縁 膜14が第1ゲート電極88側に延在していない。 つま り、第1ゲート電極8aとチャネル形成領域1aとの間 にはボトム 絶縁膜10のみ介在している。これに対し、 第2ゲート電極86とチャネル形成領域18との間に は、第5実施形態と同様に3層構造のゲート絶縁棋6が かったする。第1および第2ゲート電極8e,8bの隙間は絶縁層9eで埋め込まれ、また、第1および第2ゲート電極8e,8bの外側面には、それぞれサイドウォー ル絶縁層96が形成されている。

【0085】このサイドウォール絶縁層9 b の形成前後のイオン注入により、ソース・ドレイン不純物領域2。4 と L D D 領域2 e 、4 e からなる L D D 研造の不純物領域が基板1 の表面に形成されている。また、ドレイン 形成領域1 e の表面に変く p 型の不純物領域3 が形成されている。なお、このp 型の不純物領域3 および上記 L D D 領域2 e ,4 e は、必須の構成でなない。

【0086】図9(A)~図10(E)に、このMON。 OS型メモリトランジスタの製造方法の一例を断面図により示す。

【0087】 素子分離絶縁層およびウエル等を半導体基板の表面に形成した後、図9(A)において、基板1の表面に段差16を形成する。この段差16の形成では、図示のように、基板表面の一部をマスク層、たとえばレジストR1により覆った後、ドライエッチングによりレジストR1に保護されていないシリコン表面を所定スク目、エッチングする。 続いて、同じレジストR1をアスク目としたイオン注入を行い、形成した段差16の底部および側部に、p型不純物領域でを形成する。

【0088】レジストR1を除去後、図9(B)では、ボトム 絶縁膜10, 笠化膜12およびトップ絶縁膜14を、第1実施形態と同様な方法によって、順次成膜する。その後、&差15から、その底部側の一部を覆うマスク層、たとえばレジストR2周囲のトップ・後、ドライエッチングによりレジストR2周囲のトップ・絶縁膜14および変化膜12を除去する。

【0089】レジストR2を除去後、図9(C)では、ゲート電極となる導電膜、たとえばdoped poly-Si 膜8 cを堆積し、先の工程でパターンニングしたトップ絶報 関14および空化膜12上から段差上部の所定部分を取りマスク層、たとえばレジストR3を形成する。このシストR3をマスクとして、レジストR3をマスクとして、レジストR3をマスクとして、レジストR3をマスクとして、レジストR3をマスクとしたイオン注入を行い、doped poly-Si 膜8cより外側の差板1の表面に、低濃度の n型した D D 段 域2a,4aを形成マスク層としたエッチングにより、風辺部のポトム 絶縁膜10を除去する。

【0090】レジストR3の除去後、図10(D)では、doped poly-Si 関8cの中央部分を横切る開口部を有するレジストR4を形成する。レジストR4をマスクとして、その開口部から表出するdoped poly-Si 関8cの中央部分を除去する。これにより、第1ゲート電極8eと、第2ゲート電極8bが分離して形成される。

【〇〇91】レジストR4の除去後、図1〇(E)では、全面に、たとえば酸化シリコン系の絶縁膜を堆積し、第1および第2ゲート電極88,86の風囲を絶縁物で覆い、かつ、両電極間の隙間を絶縁物で埋め込む・この状態で全面異方性エッチング(エッチバック)を行うことにより、第1および第2ゲート電極88,86間の絶縁層98と、サイドウォール絶縁層96を同時に形成する。

【0092】図8に示すように、第1および第2ゲート 電極88,8b、絶縁層98,9bを自己整合マスクとして n型不純物を高速度にイオン注入し、ソースおよびドレイン不純物領域2,4を形成する。その後は、第1実施形態と同様な諸工程を経て、メモリセルアレイを完成させる。

【0093】このような構成のメモリトランジスタに対して、第5実施形態とほぼ同じ様にして電圧を設定することで、書き込みがなされる。このとき、本実施形態ではチャネル形成用の第1ゲート電極88と注入電界制的的第2ゲート電極が設けられていることから、プログラム電圧を別々に設定することができる。したがって、書き込み時のパイアス設定が最適化しやすい利点がある。

s.i.

16

57 ...

【0094】たとえば、書き込み時に、第1ゲート電極 8eに印加するプログラム。電圧を3V、第2ゲート電極 8bに印加するプログラム。電圧を5Vに設定する。この ように書き込み時のパイアス電圧を最適化したうえで、 パリスチック電子伝導による直接注入を行うと、書き込み速度を1μseの以下、たとえば100nseの程度 まで高速化することが可能となった。

[0095] 第7実施形態

図1 1 は、第7実施形態に係るMONOS型メモリトランジスタの断面図である。

【0096】このメモリトランジスタが第5実施形態のMONOS型メモリトランジスタと大きく異なるはを問着注入電界を制御するための第2ゲート電極名はをサイドウォール形としたことである。これにより、トランジスタの占有面後を第2実施形態の場合よりかなり小さくすることが可能となった。サイドウォール形の第2ゲート電極84の形成にともない、第1おは限5を考成する金化限12とトップ絶縁限14を用いている。その機成は、第5実体形態と基本的に同じである。

の構成は、第6実施形態と基本的に同じである。 【0097】なお、第2ゲート電極8dをサイドウォール形としたことにより、ドレイン不純物領域4と段差1 bとの距離が第2実施形態の場合より近くなり、その分、チャネルの形成が容易になった。したがって、図1 1では、チャネル形成領域1eの表面にp型不純物領域が形成されていないが、もちろん、第6実施形態を実施形態を表述では、第5実施形態と同様、ソースおよびドレイン不純物領域2、4の内側にそれぞれLDD領域を設けてもよい。

窓に回転、ノースのより「レ1ノ イがではなく、キリバッ側にそれぞれ LDD 領域を設けてもよい。 【0098】図12(A)~図13(D)に、このMO NOS型メモリトランジスタの製造方法の一例を断面図 により示す。

【0099】まず、図12(A)に示すように、基板表面に段差16を第5実施形態と同様な方法により形成する。つぎに、ボトム 絶縁限10およびゲート電極となる 英電膜を成膜し、図示しないレジストなどをマスクとしたエッチングにより、ゲート電極となる 英電膜をパターンニングする。これにより、段差16の上部の所定位置に第1ゲート電極86が形成される。

【0100】レジストを除去後、図12(B)では、空化財12およびトップ絶縁財14を、第1実施形態と同様な方法によって、順次成財する。

様な方法によって、順次成隊する。 【0101】その後、図13(の)において、ゲート電極となる導電隊を全面に厚く堆積し、これをエッチバックする。これにより、第1ゲート電極日8の両側壁に、空化隊12およびトップ絶縁隊14を介してサイドウオー

. #

マスクにエッチングを行って、片方の導電層8eを除去 し、続いて、トップ絶縁膜14,室化膜12およびボト ム 絶縁膜10を順次除去する。

【0103】レジストR5を除去後、図11に示すよう に、第1および第2ゲート電極88,8d、絶縁限1 2,14を自己整合マスクとしてn型不純物を高濃度に イオン注入し、ソースおよびドレイン不純物領域2,4 を形成する。その後は、第1実施形態と同様な諸工程を 捏て、メモリセルアレイを完成させる.

【0 1 0 4】 このような構成のメモリトランジスタに対 する書き込みでは、チャネル形成用と注入電界制御用の ゲート電極を別々に設けているにもかかわらず、図7の 第5実施形態の場合とトランジスタの占有面積が殆ど変 わらない。したがって、高集核化に適した微細メモリセルが実現できるという利点がある。

【0105】書き込み時の電圧設定方法は、第6実施形 態と基本的に同じであ るが、本実施形態の場合、第1お よび第2ゲート電極88,8d間の絶縁期が酸化膜換算 値で10nm未満と薄いので、第1ゲート電極8aの印 加電圧に応じた横方向の電界強度が高く、その横方向電 界がキャリアの注入をアシストするように作用する。このため、とくに改差1 e のコーナー部分に近いキャリア トラップに効率よく電荷が注入される。つまり、第6案 施形態のトランジスタ構造に比べ、ゲート電極の占有面 核に対する電荷曲核量の比率を大きくできる利点があ る。また、この横方向電界のアシストによって電荷注入 効率がより高くなり、その分、書き込み速度を上げるこ とが可能となる。

【0105】第8実施形態

図14は、第8実施形態に係るMONOS型メモリトラ ンジスタの断面図である。

【0107】 このメモリトランジスタが第7実施形態の MONOS型メモリトランジスタと大きく異なる点は、 **基版のチャネル形成領域1gに改差を設けていないこと** にあ る。したがって、注入方式そのものは基本的にはソ ースサイド注入であ る。その他の構成は、第7実施形態 と基本的に同じであ る。本実施形態では、第7実施形態 と同様に、ゲート電極をチャネル形成用との注入電界制 御用とに分けて形成している。また、本実施形態におい ては、書き込み速度を1psecに高速化し、かつ、動 作電圧をアソに低電圧化している。そのためには、公知 例と比較して、ゲート絶縁限6のうちボトム 絶縁関10 を4nm以下にし、かつ、消去をチャネル方向に電子を 引き抜くことにより行う。

【0108】なお、製造方法については、第7実施形態 の製造方法において政差の形成工程を省略すればよいの

で、ここでの説明は省略する。 【ロ109】このような構成のメモリトランジスタに対。 して、第7実施形態とほぼ同じ様にして電圧を設定する。 して、カノ美肥形態とはは同じ様にして低圧を設定する。ことで、含き込みがなされる。たとえば、含き込み時 スみがなされる。たとえば、書き込み時 ― F Q W.L.n に接続されている。ワード方向に隣接する

に、第1ゲート電極8aに印加するプログラム 電圧を5 V、第2ゲート電極8bに印加するプログラム 電圧を7 Vに設定する。このように書き込み時のパイアス電圧を 最適化 したうえで、 チャネルホットエレクトロン注入に より書き込みを行う。

【0110】本実施形態では、第7実施形態と同様、チ ヤネル形成用の第1ゲート電極88と注入電界制御用の 第2ゲート電極8 b とに分けてゲート電極が設けられて いることから、プログラム 電圧を別々に設定することができる。したがって、書き込み時のパイアス設定が最適 化しやすい利点がある。また、チャネル形成用と注入電 界制御用のゲート電極を別々に設けているにもかかわら す、図7の第5実施形態の場合とトランジスタの占有面。 **秩が殆ど変わらない。したがって、高集秩化に適した数**

細メモリセルが実現できるという利点がある。 【O 1 1 1】以下に、メモリセルセルアレイ構成、メモ リセルおよびメモリトランジスタの構造に関する他の実 施形態を説明する.

【0112】第9実施形態 📖 🦠

本実施形態に係るメモリセルおよびメモリセルアレイ は、ビット線およびソース線が階層化された分離ソース 換NOR型である。図15に、このNOR型メモリセルアレイの回路構成を示す。また、図16に、このNOR、型メモリセルアレイの平面図を、図17に、図16のB

ピメモリセルアレイの半回図を、図17に、図16のB ・B' 線に沿った町面側から見た鳥瞰図を示す。 【0113】この不揮発性メモリ装置では、ビット線が 主ビット線と副ビット線に階層化され、ソース線が主ツ ース線と副ソース線に階層化されている。主ビット線が BL1に選択ドランジスタミ11を介して副ビット線が B L 1 が接続され、主ビット線MB L 2に選択トランジ スタS21を介して副ピット線SBL2が接続されてい る。また、主ソース線MSL1に選択トランジスタS1 2を介して副ソース線SSL1が接続され、主ソース線 MSL2に選択トランジスタS22を介して副ソース線 SSL2が接続されている。

【0114】副ピット森SBL1と副ソース森SSL1... との間に、メモリトランジスタM1.1~M1.n(たとえ》 ば、n=128) が並列接続され、副ピット線SBL2 と副ソース線SSL2との間に、メモリトランジスタM: 21~M2nが並列接続されている。この互いに並列に 接続されたn個のメモリトランジスタと、2つの選択ト ランジスタ (511と512、又は、521と522) とにより、メモリセルアレイを構成する単位ブロックが

【ロ115】ワード方向に隣接するメモリトランジスタ Mil 1, M21, …の各ゲートがワード線W:Lil に接続 Mil 1, Mと 1, …の各ケートがワート級やに1に接続されている。同様に、メモリトランジスタM 1 2, M2・2, …の各ゲートがワード線W L 2に接続され、また、メモリトランジスタM 1 n, M 2 n, …の各ゲートがワード線W L n に接続されている。ワード方向に隣接する

選択トランジスタS11,…は選択線SG11により制御され、選択トランジスタS21,…は選択線SG21により制御される。同様に、ワード方向に隣接する選択トランジスタS12,…は選択線SG12により制御され、選択トランジスタS22,…は選択線SG22により制御される。

【O116】この微細NOR型セルアレイでは、図17 に示すように、半導体基板SUBの表面に pウエルWが 形成されている。ヮウエルwは、トレンチに絶縁物を埋 め込んでなり平行ストライブ状に配置された素子分離絶 緑層 I SOにより、ワード方向に絶縁分離されている。。 [0117] 素子分離絶縁層 I SOにより分離された各 pウエル部分が、メモリトランジスタの能動領域となっ る。総動領域内の幅方向両側で、互いの距離をおいた平 行ストライプ状にn型不純物が高濃度に導入され、これ により、副ピット執SBL1, SBL2(以下、SBL と表記)および副ソース株SSL1,SSL2(以下、 SSLと表記)が形成されている。副ピット森SBLが "第1不純物領域"、副ソース線SSLが"第2不純物 領域"に該当する。副ヒット線SBLおよび副ソース線 SSL上に鉛緑膜を介して直交して、各ワード線WL 1,WL2,WL3,WL4,…(以下、WLと表記) が等間隔に配換されている。これらのワード線W、Lは、 内部に電荷書積手段を含む絶縁膜を介してロウエルW上 および素子分離絶縁層1、50上に接している。副ビット 終SBLと副ソース線SSLとの間の pウエルWの部分 と、各ワード執W Lとの交差部分がメモリトランジスタ のチャネル形成領域となり、そのチャネル形成領域に接 する副ピット執部分がドレイン、副ソース執部分がソー 🦈 スとして機能する。

【0118】ワード線WLの上面および側壁は、オフセット絶縁層およびサイドウォール絶縁層(本例では、通常の層間絶縁層でも可)により積われている。するられら絶縁層には、所定間隔で副ピット線SBLに達するソースコンタクトSCとが形成されている。これらのコンタクトSCは、ビット方向のメモリトランジスタ128個ごとに設けられている。また、絶縁層上を、ビットコンタクトBC上に接触する主ビットは経路とし、MBL2、…とソースは128mのBL2、ボウストライナに形成されている。

【0119】この微細NOR型セルアレイは、第1共通線(ビット線)および第2共通線(ソース線)が階層化され、メモリセルごとにピットコンタクトBCおよびソースコンタクト級に使いたコンタクト級にはいると、カーコンタクトBCおよびソースコンタクトSCは、たとえば、28個のメモリセルごとに設けられるが過ごのプラグ形成を自己整合的に行わないときは、オフセット

絶縁層およびサイドウォール絶縁層は必要ない。 すなわち、通常の層間絶縁膜を厚く堆積してメモリトランジスタを埋め込んだ後、通常のフォトリソグラフィとエッチングによりコンタクトを開口する。

第10実施形態に係るメモリセルおよびメモリセルアレイは、自己整合技術と蛇行ソース線を用いた微細NOR型である。図 1.8 は、第10実施形態に係るNOR型セ

ルアレイの概略平面図である。

【0.122】このNOR型セルアレイでは、かつエルの表面に厳帯状のトレンチまたはLOCOSなどからなる素子分離絶縁層ISOが等間隔でピット方向(図18の縦方向)に配置されている。素子分離絶縁層ISOにほぼ直交して、各ワード線WLm-2,WLm-1,WLm-1,が等間隔に配線されている。このワード線を移び接層構造は、前述の実施形態と同様に、ボトム 絶縁 映、空化限、トップ絶縁解及びゲート電極の袪層膜から 様成されている。

【0123】各素子分離絶縁層の間隔内の能動領域において、各ワード線の離間スペースに、例えば n型不純物が高速度に導入されてソース不純物領域Sとドレイン不純物領域Sとドレイン不純物領域Dとが交互に形成されている。このソース不純物領域Sとドレイン不純物領域Dは、その大きさがワード方向(図18の構方向)には素子分離絶縁層| 間隔のみで規定され、ビット方向にはワード線間Sとドリで規定を対象が見したがって、ソース不純物領域Dは、その大きさと配置のばとから、極いて均一に形成されている。

A 11

純物領域 Dとに対し、ビット線接続用のコンタクトホールとソース線接続用のコンタクトホールとが 2度のセルフアラインコンタクト技術を同時に転用しながら形成される。しから、上記プロセスはフォトマスクが不要となる。したがって、先に述べたようにソース不純物領上に、とドレイン不純物領域 Dの大きさや配置が均っれるといった。はまたはソース線接続用のコンタクトホールはソース線をで均一となる。また、上記コンタクトホールはソース不純物領域 Sとドレイン不純物領域 Dの面積に対し、ほぼ最大限の大きさを有している。

【① 1 25】その上でビット方向に配線されているソース線S Ln-1 , S Ln , S Ln+1 (以下、S Lと表記)は、ドレイン不純物領域Dを選けながら素子分離絶縁層I SO上とソース不純物領域S上に蛇行して配置され、上記ソース線接接用のコンタクトホールを介して、下層の各ソース不純物領域Sに接続されてビット線B Ln-1 , B Ln , B Ln+1 (以下、B L と表記)が等間隔で配線されている。このビット線B L と表記)が等間隔で配線されている。このビット線B L は、能動領域上方に位置し、ビット線接続用のコンタクトホールを介して、下層の各ドレイン不純物領域Dに接続されている。

【0126】このような構成のセルパターンでは、上記したように、シース不純物領域Sとドレイン不純物領域Dの形成がマスク合わせの影響を受けにくく、また、ピット線接統用のコンタクトホールとソース線接統用活転用して形成されることから、コンタクトホールがをセルの最い場面をあった。カールのでは、カールができ、カールのでは、カールので

【0127】第11実施形態

第11実施形態は、メモリトランジスタの電荷薔様手段 としてゲート絶縁膜中に埋め込まれ例えば10ナノメー タ以下の拉径を有する多数の互いに絶縁されたSiナノ 結晶を用いた不揮発性半導体記憶装置(以下、Siナノ 結晶型という)に関する。

【0128】図19は、このSIナノ結晶型メモリトランジスタの素子構造を示す断面図である。本実施形態のSIナノ結晶型不揮発性メモリが、先の第5実施形態と異なるのは、電荷審経手段がナノ結晶32であること、および、本実施形態のゲート絶縁限30が、SIナノ結晶32が上面に形成されたボトム 絶縁限1.0と、その上の酸化限34とから構成されていることである。その他の様成は、第5実施形態と同様である。

【O 1 2 9】 S i ナノ結晶3 2 は、そのサイズ (直径) が、好ましくは1 O n m以下、例えば4 O n m程度で あり、個々のSiナノ結晶同士が酸化映34で空間的に、例えば4mm程度の間隔で分離されている。本例におけるボトム 結縁映1ロは、電荷審議手段(Siナノ結晶32)が基板側に近いこととの関係で、第5実施形態よりやや厚く、使用用途に応じて2.5mmから5.ロmmまでの範囲内で適宜選択できる。ここでは、4.ロmm程度の映厚とした。

【0130】このような構成のメモリトランジスタの製造では、ボトム 絶縁膜10の成膜後、例えばプラズマのVD法でボトム 絶縁膜10の上に、多致のSiカン結晶32を形成する。また、Siナフ結晶ほどLP一GVDにより成膜する。このLP-GVDでは、原料ガスがDCSとN20の退合ガス、基板温度が例えば700℃とする。このときSiナノ結晶32は酸化膜34に埋め込まれる。平坦化が必要な場合は、新たに平坦化プロセス(例えばСMP等)を行うとよい。その後、ゲートを経する工程を経て、当該Siナノ結晶型メモリトランジスタを完成させる。

【0131】このように形成されたSiナノ結晶32は、平面方向に離散化されたキャリアトラップとして機能する。そのトラップレベルは、周囲の酸化シリコンとのパンド不連続値で推定可能で、その推定値では約3.1e V程度とされる。この大きさの個々のSiナノ結晶32は、数個の注入電子を保持できる。なお、Siナナは活品32を更に小さくして、これに単一電子を保持させてもよい。

【0132】このような構成のSiナノ結晶型不揮発性メモリについて、ランドキストのバックトンタ保持特性を検討した。データ保持特性を検討した。データ保持特性を検討した。データ保持特性を商金心と半導体基板1との距離を大きくすることが近れる。そことがランドキストモデルを物理モデルにもとなる。そことの場合のデータ保持を検討した。この結果、トラーンにより、でも保持を検討した。この結果、トラーンといる場合のデータ保持を検討した。この結果、トラーンといる場合のデータ保持を対した。この特別により、電荷保持をからチャネル形成領域1aまでタ保持を示すことが分かった。

[0133] 第12実施形態

第12実施形態は、メモリトランジスタの電荷審核手段として絶縁映中に埋め込まれ互いに分離した多数の微細分割型フローティングゲートを用いた不揮発性半導体記憶装置(以下、微細分割FG型という)に関する。

【0134】図20は、この微細分割FG型メモリトランジスタの素子構造を示す断面図である。本実施形態の微細分割FG型不揮発性メモリが、先の第5実施形態と異なるのは、電荷蓄積手段が微細分割型フローティングゲートからなること、メモリトランジスタがSOI基板

に形成されていること、および、本実施形態のゲート絶縁限40が、微細分割型フローティングゲート42が上面に形成されたボトム 絶縁限10と、その上の酸化限44とから構成されていることである。その他の構成は、第5実施形態と同様である。この微細分割フローティングゲート42は、先の第11実施形態のSiナノ結晶32とともに本発明でいう"小粒径導電体"の具体例に該当する。

■【0135】SOI基版としては、酸素イオンをシリコン基板に高濃度にイオン注入し基板表面より深い度所に埋込酸化膜を形成したSIMOX(Separation by Implanted 0xygen)基板や、一方のシリコンを板表面に酸化が、一方のシリコンを板表面に酸化がある。このも方な方法によって形成を形成したの「基板は、支持基板46、分離酸化膜48はよびシリコン層50とから構成され、シリコン層50とから構成され、シリコン層50内に、チャネル形成積極1e,ソース不純物積極2粒がよびシリコン層ができながある。メンス不純物積極4が設けられている。な、ブラスを板46は、半な46は、サファイア基板等を用いてもよい。

(0136) 後細分割フローティングゲート42は、通常のFG型のフローティングゲートを、その高さが例え ば5. Onm程度で、直径が例えば8nmまでの微細な ポリSIドットに加工したものであ る。本例におけるボ トム 絶縁膜10は、第1実施形態よりやや厚いが、通常 のFG型に比べると格段に薄く形成され、使用用途に応 じて2. 5 nmから4. Onmまでの範囲内で適宜選択 できる。ここでは、最も薄い2.5mmの映厚とした。 【0 1 3 7】 このような構成のメモリトランジスタの製 造では、SOI基板上にボトム 絶縁膜10を成膜した 後、例えばLP-CVD法で、ボトム 絶縁膜10の上に ポリシリコン膜 (最終膜厚: 5 nm) を成膜する。この LP - CV Dでは、原料ガスが DCS とアンモニアの退 合ガス、基板温度が例えば650℃とする。 つぎに、例 えば電子ピーム 露光法を用いて、ポリシリコン脚を直径 が例えば8nmまでの微細なポリSiドットに加工す る。このポリSiドットが、微細分割型フローティング ゲート42(電荷・統手段)である。その後、微細分割型フローティングゲート42を埋め込むかたちで、酸化 膜44を、例えば9nmほどLP- CVDにより成膜す る。このLP-CVDでは、原料ガスがDCSとN2 O の退合ガス、基板温度が例えば700℃とする。この 時、微細分割型フローティングゲート42は酸化膜44 に埋め込まれる。平坦化が必要な場合は、新たに平坦化 プロセス (例えば CM P等) を行うとよい。その後、ゲ −ト電極8を成膜し、ゲート祛層膜を−括してパターン ニングする工程を軽て、当該微細分割FG型メモリトラ ンジスタを完成させる。 【0138】このようにSOI 基板を用い、フローテ

ングゲートが微細に分割されることについては、素子を

試作して特性を評価した結果、予想通りの良好な特性が 得られることを確認した。

【0139】変形例

以上述べてきた第1~第12実施形態において、種々の 変形が可能である。

【0140】とくに図示しないがDINOR型、いわゆるHICR型と称されソース線を隣接する2つのソース領域で共有した分離ソース型のセルアレイから構成される微細NOR型セルなどの各種NOR型セルに対し本発明が適用できる。

【O 1 4 1】本発明における"平面的に雄散化された電 奇審接手段"は、空化膜バルクのキャリアトラップおよ び酸化膜と空化膜界面付近に形成されたキャリアトラッ ブを含むことから、ケート絶縁膜がNO(Nitride-Oxid e) 膜なるMNO S型であっても本発明が適用できる。 【O 1 4 2】本発明は、スタンドアロン型の不揮発性メ

【0142】 本発明は、スタンドアロン型の不揮発性メモリのほか、ロジック回路と同一萃板上に集積化したエンペデッド型の不揮発性メモリに対しても適用可能である。 なお、第12実施形態のようにSOI 基板を用いることは、第1~第11実施形態のメモリトランジスタ構造に重複して適用可能である。

[0143]

【発明の効果】本発明に係る不揮発性半導体記憶装置及びその駆動方法によれば、加速電荷が運動量(方向と大きさ)を維持しながら効率良く。しかも高速に電荷審接手段に注入される結果、高い書き込み速度を得ることができる。また、たとえばチャネル形成用と注入電界制御用として第1、第2が一ト電極を有することからまである。さらに、電子の引き抜きで消去することから信頼性および耐久性が高い、複数ビッチの書き込みの適用が容易でありビットコストを低減しやすいなどの利点もある。

【図面の簡単な説明】

【図1】第1実施形態に係る不揮発性半導体メモリのソース分離NOR型メモリゼルアレイの概略構成を示す回路図である。

【図 2】第1実施形態に係るNOR型メモリセルアレイ の概略平面図である。

[図3] 第1実施形態に係る図2のメモリセルアレイでA-A、線に沿った断面側から見た斜視図である。 [図4] 第1実施形態に係るMONOS型メモリトランジスタの素子構造を示す断面図である。

【図5】第2実施形態に係る不揮発性半導体メモリの仮 想接地NOR型メモリゼルアレイの概略構成を示す回路 図である。

【図6】第4実施形態に係るメモリトランジスタの素子 構造例を示す断面図である。 【図7】第5実施形態に係るMONOSメモリトランジ スタの素子構造を示す断面図である。

【図8】第6実施形態に係るMONOSメモリトランジ スタの素子構造を示す断面図である。

【図9】第6実施形態に係るMONOSメモリトランジ スタの製造において、LDD領域形成後の断面図であ

。。 [図 1 0] 図9に続く、ゲート電極を分離し端面に絶縁 屠を形成した後の断面図である。

【図 1 1】第7実施形態に係るMONOSメモリトラン

シスタの素子構造を示す断面図であ る。 [図 1 2] 第7実施形態に係るMONOSメモリトラン ジスタの製造において、ゲート絶縁阱の成阱後の断面図 である。

[図 13] 図 12に続く、片方のサイドウォール形築電 層を除去した後の断面図である.

【図14】第8実施形態に係るMONOSメモリトラン ジスタの素子構造を示す断面図である。

[図 1 5] 第9実施形態に係るNOR型メモリセルアレ

【図 1 6】第9実施形態に係るNOR型メモリセルアレ イの平面図である。


【図 1 7】 第9実施形態に係るNOR型メモリセルアレ イにおいて、図16のB-B'袋に沿った断面側から見 た鳥瞰図である。


【図 18】第10実施形態に係る微細NOR型セルアレ イの概略構成を示す平面図である。


【図 19】第11実施形態に係るSiナノ結晶型メモリ トランジスタの衆子構造を示す断面図である。


【図20】第12実施形態に係る微細分割FG型メモリ トランジスタの未子構造を示す断面図である。 [符号の説明]


1…半導体基板またはウエル、1a…チャネル形成領 域、2, S…ソース不純物領域(第2不純物領域)、 4, D…ドレイン不純物領域(第1不純物領域)、5。 M1 1~M22"メモリトランジスタ、S11, STO 等…選択トランジスタ、BL1等…ビット線、MBL1 等…主ビット線、SBL…副ビット線、SL1等…ソー スな、MSL…主ソース線、SSL1等…副ソース線、 WL1等…ワード線、BC…ピットコンタクト、SC…






















































[図17]









フロントペー ジの銃 き

Fターム(参考) 5F001 AA14 AA19 AA34 AB02 AB03 AC02 AC04 AC06 AC62 AD15 AD17 AD18 AD21 AD23 AE02 AE08 AF06 AF20 AG02 AG21 AG30 SF083 EP09 EP14 EP15 EP17 EP18 EP22 EP49 EP55 EP63 EP68 EP77 ER02 ER05 ER06 ER14 ER19 ER22 ER23 ER30 GA30 HA03 JA04 JA35 JA39 JA53 KA06 KA12 MA02 MA06 MA20 PR12 PR21 PR33 ZA21 SF101 BA16 BA46 BA54 BB02 BB04 BC02 BC07 BC11 BC13 BD05 BD07 BD09 BD13 BD15 BE05 BE07 BF02 BF05 BH02 BH03

BH 16

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
Потить				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.